파운드리 공정 엔지니어 업무 실전 편 ③Interlock 설비 편_2

파운드리 공정 엔지니어 업무 실전 편 ③Interlock 설비 편_2

System Interlock

 저번에는 주로 H/W 적인 Interlock에 대해서 다뤄 보았습니다. 이번에는 System 적인 Interlock에 대해 알아보겠습니다.  역시 CVD 공정 기준으로 설명드립니다. 앞서 말씀드린 것처럼 원하는 막질을 증착하기 위해선 Temp , Pressure , Gas , RF 등 여러 조건이 모두 맞아야 원하는 Quality의 막질이 증착되게 됩니다. 

 

 구글에 검색하면 아래와 같은 실험 결과를 많이 볼 수 있습니다. 아래는 증착에 영향을 주는Temp , Pressure , Gas 등에 대한 split test 결과입니다. 

 같은 SiO2 , Oxide 막질을 증착한다 하더라도 Temp , Pressure , Gas , RF 등 조건에 따라 다른 물성을 가진 막질이 증착이 됩니다. 공정 조건들이 변하면 그에 따른 막질의 물성도 변하게 되는 것입니다. 이렇게 물성이 변하면 Pattern에서 계측이 제대로 안 되는 경우도 있고 ER (Etch Rate) 이 변하고, 또 원하는 Pattern 형성이 안 될 수도 있기 때문에 수율에 문제가 생길 수 있습니다.

 

 System 적인 Interlock 이라고 하면 H/W Interlcok처럼 설비가 Stop 하는 게 아니라 후속에 다른 Lot이 진행이 안 되도록 Line 내에서 Operation 하는 System에 down 시키는 것을 말합니다. 즉 설비에 어떤 문제가 생겼으니 다음 Lot이 진행이 안되도록 down 시키고 엔지니어가 확인 후에 Release 하면 다시 가동할 수 있도록 하는 것입니다. H/W 적인 Interlock 은 라인에 가서 직접 확인해야 하지만 System Interlock 은 Sensor를 monitoring 하는 program을 통해서 Trend를 확인하고 실제로 문제가 있는 수준인지, 가성인지 등을 판단해서 설비 조치 or 추가 monitoring 등의 판단을 합니다.

 

 예시1) Temperature

 Sensor를 통해 Heater의 temp를 항상 monitoring 합니다. 400도 공정이라고 하면 Heater에 전류를 공급하면서 항상 400도를 유지를 합니다. 만약 상온의 wafer가 Heater 위에 안착하면 그 순간 temp가 떨어질 수 있는데 그러면 전류를 증가시켜서 temp를 다시 400도에 맞춥니다.

AMAT Producer Heater

 

Temp Trend 예시

 하지만 접촉 불량 등의 이유로 Temp 가 떨어진다고 할 때 예를 들어 H/W 적으로는 390도 이하로 떨어지면 설비가 멈추게 되지만 System Interlock linedls 397 도 밑으로 떨어지게 되면 설비가 멈추지는 않지만 System에 down code가 입력되어서 엔지니어 확인을 하라는 경고를 해주는 식입니다.

Heater Temp 관리 예시

 

 예시 2) Pressure

 Pressure의 경우 Gauage 가 있고 여기에서 Pressure를 monitoring 합니다. 

AMAT Baratron Gauage

Pressure 에는 Pump / Throttle Valve / Hi-vac Valve 등 영향이 있는 여러 가지 Parts들이 있는데 하나라도 문제가 생기면 Pressure가 흔들리게 됩니다. 예를 들어 정상일 경우 파란색처럼 overshooting 이후 안정화되지만 불량할 경우 overshooting , undershooting 등이 반복되며 안정화되는데 오랜 시간이 걸립니다. 

이렇게 Pressure가 흔들리면 순간적인 역 압으로 Particle 이 발생하기도 하고 Plasma를 쓰는 공정의 경우 불안정한 Plasma로 인해 막질 물성이 바뀌기도 합니다. Sensor를 통해 이를 monitoring 하면서 문제 여부를 확인합니다.

 

 예시 3 ) RF

  RF의 경우 Forward Power(인가해주는 값) / Reflect Power (반사되는 값) / Impedance (Reflect을 줄이기 위해 매칭 되는 값) 등을 monitoring 하게 됩니다. RF Generator / Matcher 등 RF와 관련된 Parts의 문제가 발생하는 경우도 있지만 앞서 언급한 Pressure의 문제 , Gas flow의 문제 등으로 Interlock 이 발생하기도 합니다 Plasma를 형성하기 위해 Ar 등을 사용하는데 Ar 유량이 부족하면 Plasma를 생성하기 위한 source의 부족으로 Stable 한 Plasma 생성이 안 되기 때문입니다.

 

 예시 4) Gas

 증착하는 과정에 있어서 여러 가지 Gas 및 Chemical을 동시에 사용합니다. 물론 1가지 Gas 만을 flow 하면서 Treatment 효과를 주는 공정도 있습니다. 이러한 Gas 및 Chemical 이 원하는 양만큼 flow 되어야 원하는 물성을 가진 막질로 증착이 됩니다. 예를 들어 SiON 막질을 증착하는데 SiH4 유량이 원하는 양 보다 많이 flow 되면 RI (Reflective Index)가 올라가게 되고 후속 Etch 공정 등에 영향을 줍니다. 즉 수율에 영향을 줄 수 있는 만큼 지속 monitoring 하면서 문제 여부를 확인합니다.

 

 System 적인 Interlock에 대해서 예시와 함께 간략하게 알아보았습니다. H/W 적인 Interlock 이 설비 Error 등으로 당장 진행이 안된다면 System 적인 Interlock 은 품질에 영향이 있는 항목에 대해서 문제가 없는 수준까지 임의로 설정하여서 monitoring 하는 것입니다. Spec을 너무 Tight 하게 걸어놓으면 불 필요한 Interlock이 다발하여서 생산에 차질이 생기고 Spec이 너무 loose 하면 품질 Issue를 Detecting 하지 못 하기 때문에 적절한 Spec을 설정하는 것이 중요합니다. 또 제품마다 Issue가 다르고 Wafer에 표면 상태 등이 다르기 때문에 이를 고려하여서 Spec을 설정하는 것이 중요합니다. 

 

 실제로 회사에서 사용하는 System을 보면서 설명을 하면 쉬운데 말로만 설명하려니 참 어렵네요 ㅎㅎ. 보시는 분들도 이해가 잘 안 가실 거라 생각하지만.. 혹시나 회사로 들어오는 분들이 보시고 사용해보면 조금이라도 이해하는데 도움이 돼 볼까 해서 글 써 봅니다. 다음부턴 다시 공정 엔지니어 업무에 대해서 써 보겠습니다.

 

감사합니다!